DIGITAL INTERFACE CIRCUIT, DIGITAL INPUT CIRCUIT AND DIGITAL CONVERTING CIRCUIT

Patent number:

JP2290327 (A)

Publication date:

1990-11-30

Inventor(s):

AANORUDO EMU FURITSUSHIYU +

Applicant(s):

- european:

TEKTRONIX INC +

Classification:

- international:

H03K19/0175; H03K19/0185; H03K19/0944; H03K5/02; (IPC1-

7): H03K19/0175; H03K19/0185; H03K5/02

Application number: JP19890099908 19890419

H03K19/0185B4; H03K19/0944C

: JP19890099908 19890419 - US10880187774 10890420

Priority number(s): US19880187774 19880429

Also published as:

US4833350 (A)

EP0481530 (A2)

EP0481530 (A2)

EP0339679 (A2)

EPOSSONO (AZ

EP0339679 (A3)

Cited documents:


] JP62183624 (A)


JP62190923 (A)

JP59135520 (A)

Abstract of JP 2290327 (A)

PURPOSE: To easily interface a bipolar and a CMOS digital circuit through a circuit consisting of a digital converting circuit which generates a specific intermediate-logic signal and a circuit which generates a specific CMOS logic signal. CONSTITUTION: In an interface 50, a digital converting circuit 56 receives complementary type ECL outputs 60 and 62, a voltage offset circuit 70 generates an intermediate logic signal 64 having a waveform symmetrical about a common logical threshold voltage set by the CMOS digital circuit 58, and voltage follower control amplifiers 72 and 74 operate as an impedance converter 94 to effectively reduce the output impedance of complementary FETs 36 and 34 and positive and negative offsets 82 and 92 to the bias terminal of a CMOS inverter 100, thereby supplying outputs 106 and 108 to the CMOS digital circuit 54. The reference common stable logical threshold voltage can be obtained by the inverter 100. This constitution absorbs the difference in logical signal level between the circuits 52 and 54, variation in the voltage level of a circuit 52 with temperature, and the difference in threshold voltage between the complementary FETs to provide smooth interfacing.





Data supplied from the espacenet database — Worldwide

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-290327

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成 2年(1990)11月30日

H 03 K 19/0175 5/02 19/0185

7631-5 J L

> 8326-5 J 8326-5 J H 03 K 19/00

101

審査請求 有 請求項の数 3 (全9頁)

会発明の名称

デジタル・インタフエース回路、デジタル入力回路及びデジタル変

換回路

②特 顧 平1-99908

22出 顧 平1(1989)4月19日

優先権主張

⑩発 明 者

アーノルド・エム・フ リツシユ

アメリカ合衆国 オレゴン州 97229 ポートランド ノ ースウエスト・サークル・エー・ドライブ 2920

勿出 願 人 テクトロニツクス・イ アメリカ合衆国 オレゴン州 97077 ビーバートン テ

ンコーポレイテツド

クトロニツクス・インダストリアル・パーク サウスウエ

スト・カール・ブラウン・ドライブ 14150

個代 理 人 弁理士 松隈

> 明 細

発明の名称 デジタル・インタフェース回路、

デジタル入力回路及びデジタル変換回路

特許請求の範囲

1. パイポーラ・デジタル回路及びCMOSデジ タル回路間に接続されるデジタル・インタフェ ース回路において、

上記パイポーラ・デジタル回路からパイポー ラ論理信号を受け取り、所定のオフセット電圧 成分及び上記パイポーラ論理信号に比例した信 号成分を含む中間論理信号を発生するデジタル 変換回路と、

上記所定のオフセット電圧成分に略等しく高 及び低論理信号に共通の論理スレッショルド電 圧を基準に上記中間論理信号のバイボーラ信号 に比例した信号成分に対応するCMOS論理信 号を発生し、上記CMOSデジタル回路に供給 するデジタル入力同路と

を具えることを特徴とするデジタル・インタ フェース回路。

2. 第1及び第2 C M O S 供給電圧を出力する第 1及び第2電圧源と、

相補形の第1及び第2電界効果トランジスタ 対を有し、該トランジスタ対の各スレッショル ド電圧に比例する電圧を上記第1及び第2CM OS供給電圧からオフセットさせた第1及び第 2 С М О S 供給オフセット電圧を発生する電圧 オフセット回路と、

該第1及び第2CMOS供給オフセット電圧 を受け取り、第1及び第2出力端子に出力し、 上記電圧オフセット回路に比較し出力インピー ダンスが低いインビーダンス変換回路と、

上記第1及び第2電界効果トランジスタに対 して夫々相補形の第3及び第4電界効果トラン ジスタを有し、該第3及び第4電界効果トラン ジスタのソース端子を上記インピーダンス変換 回路の第1及び第2出力端子に接続し、両ゲー ト端子を互いに接続して入力端子を形成し、両 ドレイン端子を互いに接続して出力端子を形成 した出力回路とを具え、

特開平2-290327 (2)

該出力回路の上記入力端子に論理信号を供給し、出力端子から上記論理信号に応じたCMO S論理信号を得ることを特徴とするデジタル入 力回路。

3. 共通モード電圧及びバイポーラ論理信号に夫 々比例した第1及び第2電流を発生する第1及 び第2電流発生手段と、

上記第1及び第2電流が夫々一方の端子に供給された第1及び第2電流ミラー回路と、上記第1及び第2電流ミラー回路の夫々他方の端子に一端を接続した第1及び第2バイアス抵抗器と、

上記第1及び第2電流ミラー回路間に接続された導体とを具え、

上記第2電流ミラー回路の出力端から上記バイボーラ論理信号の大きさに比例し、且つ所定電圧に対し対称に位置する出力信号を得ることを特徴とするデジタル変換回路。

発明の詳細な説明

〔産業上の利用分野〕

るが、以下の説明はシリコンから製造する回路の 動作特性を例に挙げて行う。

バイポーラーCMOS回路と呼ばれる1個のデ ジタル集積回路では、異なる構成部分にパイポー ラ素子および C M O S デジタル素子を使用するこ とが望ましい場合がある。その第1の例としては、 大規模集積方法で製造されたCMOSデジタル集 積回路の動作周波数は、相互接続されたCMOS トランジスタ間の容量によって、これらトランジ スタ自体のスイッチング速度よりも制限される。 そこで、電流増幅器として構成した複数のパイポ ーラ・トランジスタを使用すると大規模CMOS デジタル回路の速度制限キャパシタンスを補償で き、その結果、CMOSデジタル回路よりも動作 周波数が高いパイポーラーCMOSデジタル回路 を形成できる。第2の例としては、1個の集積回 路内でCMOSトランジスタ及びバイポーラ・ト ランジスタの大規模集積を行うと、集積回路上で の完全な電子システムの製造が可能になる。しか し、捕償されていないバイポーラ回路およびCM

本発明は、異なるロジック・ファミリのデジタル電子回路間に機能的互換性を与えるデジタル・インタフェース回路、特にバイボーラ・デジタル回路及び相補形メタル・オキサイド・セミコンダクタ(CMOS)間のインタフェースとして機能する回路に関する。

〔従来の技術〕

デジタル電子回路は、種々のロジック・るようにでいた。これらのロジック・ファミリ は、CMOSトランジスタを使用したファミタートランジスタ論理回路は、ボイボーラミリ (ECL)ので 様なバイボーラミリ (ECL)ので 様なバイボーラミリ (アンジスタを使用したファミリ (アイボーラミリンスタを使用したファミリ (アイボーラジンスタを使用したファミリ (アイボーラジンスタを使用したファミリ (アイボーラジンスタを使用したファミリ (アイボーラジンスタを使用したファミリ (アイボーラジンスタを使用したファミリンのでではながないのでである。このような回路はから製造されて対リウムで表を含む種々の半導体がある。このような回路はから製造されている。このような回路はから製造されて対リウムで表を含む種々の半導体がありました。

OSデジタル回路の動作特性は多くの点で異なり、 その結果、これらの回路をインタフェースすることが困難である。

(発明が解決しようとする課題)

 け易い。これに対し、ECL回路に使用するnpnパイポーラ接合トランジスタは製造工程の変化にあまり影響を受けない。CMOSデジタル回路のnおよびpチャンネル・トランジスタのスレッショルド電圧特性が異なるために、高及び低ロジック信号のスレッショルド・レベルが電源電圧の30%又は70%に変化する。それにより、高及び低論理信号に関して伝播遅延時間が異なる。

したがって、ECL回路およびCMOS回路間に機能的互換性を与えるインタフェースに必要違いを補償し、ECL論理信号電圧レベルの違による変化を補償し、更に共通のCMOS論理信号電圧スレッショルドを使用可能に対ることである。マギー(Magee)の発明による米国特許第4,578,600号明細書は、高及び低CMOS論理信号レベル用に共通の論理スレッショルド電圧が使用可能になるCMOSバッファ回路を開示している。この発明では、論理スレッショルド電圧は、回路に使用するn及びpチャンネルFETの路に使用するn及びpチャンネルFETの路に使用するn及びpチャンネルFETの路に

るスレッショルド電圧特性とは独立している。

マギーによるCMOSバッファ回路は、第5図 に示す従来のCMOSインバータ(10)を含ん でいる。インバータ(10)は、nチャンネル・ トランジスタ(12)及びpチャンネル・トラン ジスタ(16)から成り、これらの各ゲート端子 (16) 及び(18) は電気的に互いに接続され、 各ドレイン端子(20)及び(22)も電気的に 互いに接続されている。ゲート端子(16)及び (18) はインバータ(10) の入力端子(24) を形成し、ドレイン端子(20)及び(22)は インパータ(10)の出力端子(26)を形成す る。 n チャンネル・トランジスタ (12) のソー ス端子(28)は負電圧源導体-Vddに電気的に 接続され、pチャンネル・トランジスタ (14) のソース端子(30)は正電圧源導体+Vddに電 気的に接続され、ソース端子(28)及び(30) はインバータ(10)のバイアス電圧端子となる。 インパータ(10)の出力端子(26)には、入 力端子(24)に供給されたCMOS論理信号に

関連する反転されたCMOS論理信号が現れる。

第6図に、インバータ(10)を使用したマギ - の C M O S バッファ 回路 (32) を示す。 1 対 のnチャンネル及びpチャンネル・オフセット・ トランジスタ(34)及び(36)は、夫々nチ ャンネル及び p チャンネル・トランジスタ (12) 及び(14)にオフセット電圧を供給する。オフ セット電圧が発生し、nチャンネル及びpチャン ネル・トランジスタ(12)及び(14)に供給 される動作を以下に説明する。pチャンネル・オ フセット・トランジスタ(34)のゲート端子 (38) 及びドレイン端子(40) は、負電圧源 導体ーVddに電気的に接続される。pチャンネル ・オフセット・トランジスタ(34)のソース端 子(42)及びnチャンネル・トランシスタ (12)のソース端子(28)にはpチャンネル ・スレッショルド電圧に比例した電圧分だけーVdd からオフセットした電圧が生じる。同様に、nチ ャンネル・オフセット・トランジスタ(36)の ゲート(44)及びドレイン端子(46)は、正

電圧源導体 + V ddに電気的に接続される。 n チャンネル・オフセット・トランジスタ (36)のソース端子 (40)及び p チャンネル・トランジスタ (14)のソース端子 (30)に n チャンネル・スレッショルド電圧に比例した電圧分だけ + V ddからオフセットした電圧が生じる。インバータ (10)の入力端子 (24)及び出力端子 (26)は、夫々バッファ回路 (32)の入力端子及び出力端子となる。

Pチャンネル及び n チャンネル・オフセット・トランジスタ(3 4)及び(3 6)は、インバータ(1 0)のn チャンネル及び p チャンネル・トランジスタ(1 2)及び(1 4)と共に 2 対の阿路を形成する。この相補形トランジスタ回路を形成する。このの回路では、n チャンネル及び p チャンネル・トラシュアに管圧特性とは独立した論理スレッショ電圧が得られる。即ち、この根成によると、電圧・ショルド電圧が得られる。これに比較すると、オフェッルド電圧が得られる。これに比較すると、オファンジスタ(1 2 ショルド電圧が得られる。これに比較すると、オファンジスタ(3 4)の異なるとは強性とは独立した論理スレッショルド電圧が得られる。これに比較すると、オファンジスタ(3 4)のよりにはいると、オフィンジスタ(3 4)のよりにはいると、オフィンジスタ(3 4)は、オフィンジスタ(3 5)は、オフィンネルを表しまする。

セット・トランジスタ(3 4)及び(3 6)を接続しないインバータ(1 0)は、n チャンネル・トランジスタ(1 2)及び p チャンネル・トランジスタ(1 4)のスレッショルド電圧特性の変化により、論理スレッショルド電圧を正確に設定できない。

しかし、マギーのCMOSバッファ回路(32)には、インバータ(10)のスイッチング動作期の負帰還電流により生ずる高出題とは、大力では、大力では、カーカーのでは、カーカーカーのでは、カーカーカーのでは、カーカーカーのでは、カーカーカーのでは、カーカーカーのでは、カーのでは、

る。このインピーダンス変換回路の出力インピーダンスは、電圧オフセット回路に比較して低い。インピーダンス変換回路の第1及び第2出力信号は、相補接続した電界効果トランジスタ対から成る出力回路に供給電圧として加える。この出力の路子に論理信号を入力し、出力端子に論理信号を入力し、出力端値を共通のスレッショルド電圧として入力論理信号に応じたCMOS論理信号が得られる。

更に、本発明のデジタル変換回路では、共通モード電圧及び互いに極性が異なる信号電圧を電流相補形のバイボーラ論理信号が第1及び第2電流発生手段に入力される。第1及び第2電流を発生し、共通モード電圧及びバイボーラ論理信号に共通モード電圧及びバイボーラ論理信号に共々比例した第1及び第2電流を発生し、夫々第1及び第2電流ミラー回路の各価がより、第1及び第2で流ミラー回路の出力端からはボーラの第1及び第2で流ミラー回路の出力端からはボーラの第2で流ミラー回路の出力端からはボーラーを表し、第2電流ミラー回路の出力端からはボーラーを表し、第2電流ミラー回路の出力端からはボー

間のインタフェース内の使用には適さない。

(課題を解決するための手段及び作用)

本発明のデジタル・インタフェース回路は、デッタル変換回路及びデジタルして MOSデジタル 回路及び C MOSデジタル 回路及び C MOSデジタル 回路及び C MOSデジタルで変換回路及び C MOSデジタルのでは MOSデジタルのでは MOSデジタルのでは MOS デジタルのでは MOS デジタルのでは MOS デジタルのでは MOS デジタルのでは MOS では MO

また、本発明のデジタル入力回路では、電圧オフセット回路で第1及び第2CMOS供給電圧をオフセットし、インピーダンス変換回路に供給す

ーラ論理信号の大きさに比例し、且つ所定電圧に 対して対称に位置する出力信号が得られる。

〔実施例〕

第1図は本発明のデジタル・インタフェース回 路を説明するためのブロック図を示す。この図に おいて、バイポーラーCMOS形インタフェース 回路 (50) は、パイポーラ・トランジスタで構 成したデジタル回路(52)(バイボーラ回路 (52))及びСМОSトランジスタで構成した デジタル回路 (54) (CMOS回路 (54)) 間のインタフェースとして働く。ここでは、バイ ポーラ・デジタル回路(52)には、エミッタ結 合論理(ECL)デジタル回路を使用する。また、 CMOS回路(54)には、CMOSトランジス 夕で構成した入力回路段を含むバイポーラ・デジ タル回路を使用する。インタフェース回路 (50) は、デジタル変換回路(56)及びCMOSデジ タル入力回路(58)から成り、これら2つの回 路は共に働いてECL信号を受け取り、この信号

特開平2-290327 (5)

からCMOS出力信号を形成する。デジタル変換 回路 (56) は、バイポーラ回路 (52) から相 補形ECL論理出力信号D及びDが供給される入 力端子(60)及び(62)を有する。デジタル 変形回路(56)は受け取ったECL信号を基に、 CMOSデジタル入力回路(58)で設定された 共通論理スレッショルド電圧に対して対称に位置 する電圧波形を持つ中間論理信号を発生する。C MOSデジタル入力回路 (5 8) はその入力端子 (64)にこの中間論理信号を受け取り、この信 号を基にCMOS回路 (54) の入力端子 (66) に供給するCMOS出力信号を形成する。

第2図は第1図に示したСМОSデジタル入力 回路(58)の回路構成を示す。 СМОSデジタ ル入力回路(58)は、nチャンネル及びpチャ ンネルMOS FETのスレッショルド電圧に比 例したオフセット電圧を発生する電圧オフセット 回路 (70) を含む。電圧オフセット回路 (70) はマギーのCMOSバッファ回路(32)に類似 しているが、CMOSバッファ回路(32)の入

力端子(24)及び出力端子(26)が電気的に 接続されている点が異なる。電圧オフセット回路 (70) は、pチャンネル・トランジスタ (34) のソース端子(42)に負オフセット電圧を生じ、 n チャンネル・トランジスタ (36) のソース端 子(48)に正オフセット電圧を生じる。

1対の同様の電圧フォロア増幅器(72)及び (74)には、夫々正及び負オフセット電圧が供 給される。電圧フォロア増幅器(72)は演算増 幅器(76)から成り、その正入力端子(78) には n チャンネル・トランジスタ (36) のソー ス端子(48)からの正オフセット電圧を供給す る。演算増幅器(76)の負入力端子(80)は、 その出力端子(82)に接続する。同様に、電圧 フォロア増幅器(74)は演算増幅器(86)か ら成り、その正入力端子(88)には アチャンネ ル・トランジスタ(34)のソース端子(42) からの負オフセット電圧を供給する。演算増幅器 (86)の負入力端子(90)は、その出力端子 (92) に接続する。電圧フォロア増幅器 (72)

及び (74) は、インピーダンス変換回路 (94) として働き、 n チャンネル・トランジスタ (36) のソース端子(48)及びャチャンネル・トラン ジスタ(34)のソース端子(42)の出力イン ビーダンスを効果的に減少させる。

電圧フォロア増幅器(72)及び(74)の出 力端子(82)及び(92)は、正及び負オフセ ット電圧をCMOSインバータ回路(100)の 各々のパイアス電圧端子に供給する。CMOSイ ンバータ回路 (100) は、nチャンネル・トラ ンジスタ(102)及びpチャンネル・トランジ スタ(104)から成り、各ゲート端子(106) 及び(108)は電気的に互いに接続し、各ドレ イン端子(110)及び(112)も電気的に互 いに接続する。インバータ(100)は、pチャ ンネル・トランジスタ(104)のソース端子 (118)に正オフセット電圧を受け取り、 n チ ャンネル・トランジスタ(102)のソース端子 (116)に負オフセット電圧を受け取る。

ゲート端子(106)及び(108)はСМО

Sデジタル入力回路 (58) の入力端子 (64) を形成し、ドレイン端子(110)及び(112) はインタフェース回路(50)の出力端子を形成 する。このインタフェース回路(50)の出力は、 CMOS回路(54)の入力端子(66)に供給 する。インバータ回路(100)は、結合した論 理インバータ及び論理コンバータとして働き、入 力端子(64)に供給した中間論理信号に応答し て、反転されたCMOS論理信号をCMOS回路 (54) に供給する。

nチャンネル及びpチャンネル形のトランジス 夕は、互いに"相補形"であると、ここでは呼ぶ。 p チャンネル及び n チャンネル・オフセット・ト ランジスタ(34)及び(36)は、インパータ 回路(100)の夫々nチャンネル及びpチャン ネル・トランジスタ(102)及び(104)と 共に2組の対称的相補形トランジスタ対を形成す る。これら2組のトランジスタ対は共に働き、n チャンネル及びpチャンネル・トランジスタ

(102)及び(104)の異なるスレッショル

特開平2-290327 (6)

ド電圧特性とは独立した論理スレッショルド電圧 を供給する。この構成によれば、インバータ

(100)の出力電圧波形が低論理信号レベルから高論理信号レベルに変化する場合、またはその逆に変化する場合の基準となる共通の安定した論理スレッショルド電圧が得られる。特に、+5V及び+0Vの正及び負の供給電圧では、共通論理スレッショルド電圧は+2.5Vになる。

電圧フォロア増幅器(72)及び(74)のインピーダンス変換作用より、デジタル入力回路(58)はСMOS論理インバータ回路のみの場合の約半分の最低速度で動作するようになる。СMOS論理インバータ回路のみの場合より動作速度が低くなる理由は、ソース端子(116)及び(118)間の電圧差が、正及び負電源導体の電圧差の約半分になるからである。СMOSデジタル回路の動作速度は、正及び負電圧の電圧差の大きさに比例する。

複数のインバータ (100) を演算回路 (76) 及び (86) の出力端子 (82) 及び (92) に

電圧 V sigに比例し、さらに電圧波形がCMOSデジタル入力回路(58)により設定された共通の論理スレッショルド電圧に対して対称的に位置する中間論理信号 Vintを発生する。この動作を以下に詳述する。

共通の回路接続点(144)で接続された2kオームの第1入力抵抗器(140)及び2kオームの第2入力抵抗器(142)には、夫々相補形ECL論理入力信号D及び/D(Dの反転を意味する)が供給される。論理入力信号D及び/Vsigを合んでいる。その結果、人力抵抗器(140)及び(142)を流れる電流は、 支々信号電圧成分+Vsig及びーVsig 及びーVsig 及びーVsig 及び・Omに比例し、 重いに相殺し合い、回路接続点(144)には共通モード電圧Vcmに比例した電流Ⅰ・が供給される。特に、抵抗器(140)及び(142)の各値を2Rとすると、電流Ⅰ・は次のように表される。

 $I_1 \approx [Vcm + Vsig]/2R + [Vcm - Vsig]/2R$ $\approx Vcm/R$ 電気的に接続すると、デジタル入力回路 (58) が複数チャンネル構成で動作可能になる。

第3図はデジタル変換回路(56)の具体的回 路を示す。デジタル変換回路 (56) は第1電流 発生回路段として働くダイオード接続したNPN バイポーラ接合トランジスタ(130)と、第2 電流発生回路段として働くダイオード接続したN PNパイポーラ接合トランジスタ (132) とを 含む。トランジスタ(130)及び(132)に は、夫々ECLデジタル出力信号Dに比例した電 流が供給される。ECLデジタル出力信号Dは、 共通モード電圧Vcm及び正又は負極性の信号電圧 成分Vsigから成る。トランジスタ(130)及 び(132)により生じる電流は、夫々1対のN PNバイポーラ接合トランジスタ (134) 及び (136)に送られる。トランジスタ(130) 及び(134)と、トランジスタ(132)及び (136)との各対は、電流ミラー回路として動 作する。トランジスタ(134)及び(136) は導線(138)を介して共に働き、電圧が信号

電流 1, は、トランジスタ(132)のコレクタ端子(146)及びベース端子(148)と、トランジスタ(136)のベース端子(150)に送られる。各トランジスタ(132)及び(136)のエミッタ端子(152)及び(154)は接地電位源(156)に接続する。トランジスタ(132)及び(136)は第1トランジスタ対(157)を形成し、トランジスタ(136)はコレクタ端子(158)に電流 1, に略等しい電流 1, を発生する。

1 k オームの第3入力抵抗器(162)はECL入力信号Dを受け取り、入力信号Dの電圧即ち共通モード電圧 V cm及び信号電圧成分 V sigの和電圧に比例した電流 I 3を回路接続点(164)に送る。特に、抵抗器の値をRとすると電流 I 。は次のように表される。

 $I_3 \approx [Vcm + Vsig]/R$

電流 I 』は、トランジスタ (130) のコレク タ端子 (166) 及びベース端子 (168) と、 トランジスク(134)のベース端子(172)とに送られる。トランジスク(130)及び(134)の各エミッタ端子(176)及び(178)は共に接地電位源に接続する。トランジスタ(130)及び(134)は第2のトランジスタ対(179)を形成し、トランジスタ(134)はそのコレクタ端子(180)に電流1,に比例した電流14を発生する。

導線(138)は、コレクタ端子(180)の電流からコレクタ端子(158)の電流を減算する。その結果、電流 I・は(電流 I・一電流 Iz)に略等しくなるが、6kオームの第1バイアス抵抗器(186)に生ずるバイアス電流により増加される。抵抗器(186)は、ECL電源 V cc及びトランジスタ(136)のコレクタ端子(158)間に接続される。抵抗器(186)の値を6Rとすると、電流 I・は次のように表される。

 $I_4 \approx I_3 - I_2 + \text{Vcc/6R}$ $\approx [\text{Vcm} + \text{Vsig}]/\text{R} - \text{Vcm/R} + \text{Vcc/6R}$

ド電圧に対して対称的に位置する電圧波形を持つ中間論理信号 Vintに変換される。ECL論理信号 Dは増幅されて、デジタル人力回路(58)で使用可能な高及び低論理信号レベルを持つようになる。

特に、ECL供給電圧Vccが約+5Vの場合は、上記の等式のVcc/2の項により、デジタル入力回路(58)により生ずる共通論理スレッショルド電圧の大きさである+2.5Vのオフセット電圧が得られる。信号電圧Vsigが約±0.4Vの場合は、中間論理信号Vintの高及び低論理信号電圧は夫々+3.7V及び+1.3Vである。+3.7V及び+1.3Vの論理信号電圧は、夫々高及び低CMOS論理ステートとしてデジタル入力回路(58)を駆動するのに適切な大きさである。

上述の電流の大きさの値の算出は、一次近似で行われる。回路には複数の漏れ電流があり、この漏れ電流は相互接続された異なるトランジスタの βに従って増幅される。これらの漏れ電流の一部 を補償するには、トランジスタ(130)、 $\approx [6Vsig + Vcc]/6R$

デジタル変換回路(56)は回路接続点(188)に、CMOSデジタル入力回路(58)の入力端子(64)に送られる中間論理信号Vintを発生する。中間論理信号Vintは、ECL供給電圧Vccと3kオームの第2パイアス抵抗器(190)の両端に生ずる電圧との電圧差に略等しい。抵抗器(190)はECL電源Vcc及び回路接続点(188)間に接続され、その両端には電流I・に比例したオフセット電圧が生じる。特に、抵抗器(190)の値を3Rとすると、中間論理信号Vintは次のように表される。

Vint≈Vcc - 1.× 3R ≈Vcc - ([6Vsig + Vcc]/6R) ×3R ≈Vcc/2 - 3Vsig

以上の結果、ECL論理信号Dは、デジタル入力 回路(58)で発生される共通論理スレッショル

(132)及び(136)の各々のエミックの面積が1μ×3μであるように構成し、更にトランジスタ(134)のエミックの面積が1μ×12μであるように構成して、漏れ電流を減少させる。 更には、抵抗器(140)、(142)、(162)、(186)及び(190)の公称抵抗値を夫々6kオーム、6kオーム、3kオーム、18kオーム及び4.5kオームに変更する。

デジタル変換回路(56)及びデジタル入力回路(58)は、夫々0~+5V及び約+1.25V~+3.75Vの異なる電源電圧を使用し、電気的ノイズの抑制効果を高めている。特に、ECLデジタル信号の高及び低論理信号レベル間の電圧差は比較的小さい。CMOS電源により発生する比較的小さい電圧スパイクは、CMOSデジタル回路には影響しないが、ECLデジタル信号の読み違いを引き起こす原因となることがある。デジタル変換回路(56)及びデジタル入力回路(58)に別々の電源を使用すると、このようなエラーの防止に役立つ。

特開平2-290327 (8)

第4図では、第3図中の抵抗器(190)及び 回路接続点(188)間にショットキー・ダイオードを電気的に接続した変更がなされている。ダイオード(192)を追加したことで、第6図のデジタル変換回路(56)の温度補償特性が改良される。ダイオード(192)の他に、第6図の回路(56)を更に変更し、抵抗器(140)、(142)、(162)、(186)及び(192)の公称抵抗値を夫々6kオーム、6k、3k、30k及び1.9kオームにする。

本発明はここに示し且つ説明した実施例のみに限定するべきではなく、本発明の要旨を逸脱することな種々の変形及び変更が可能であることは当業者には容易に理解できよう。

〔発明の効果〕

以上の説明から理解出来るように、本発明によれば、デジタル変換回路は所定のオフセット電圧 成分及び供給されたバイボーラ論理信号に比例し た信号成分を含む中間論理信号を発生し、デジタ

び第2電界効果トランジスタ、(50)はデジタル・インタフェース回路、(52)はバイボーラ・デジタル回路、(54)はCMOSデジタル回路、(56)はデジタル変換回路、(58)はインピーグンス変換回路、(70)は電圧オフセット回路、(100)は出力回路、(132)及び(136)は第1電流ミラー回路、(138)は導体、(140)及び(162)は第1電流発生手段、(142)は第2電流発生手段、(186)及び(190)は第1及び第2バイアス抵抗器である。

ル入力回路は所定のオフセット電圧に略等しく高及び低論理信号に共通のスレッショルド電圧及び中間論理信号に対応するCMOS論理信号を発生する。この構成により本発明のデジタル・インタフェース回路は、バイポーラ・デジタル回路及びCMOSデジタル回路間のレベルの違いを補償し、高及び低論理レベルに対し共通のスレッショルド電圧を使用してバイポーラ論理信号に比例した信号からCMOS論理信号を形成できる。

図面の簡単な説明

第1図はバイポーラ論理信号を受け取り、CMOS論理信号を形成する本発明のデジタル・インタフェース回路のプロック図、第2図は本発明の区MOSデジタル入力回路の好通な実施例の回路のデジタル変換回路の好適な実施例の回路、第4図は本発明のデジタル変換回路の他の実施例の回路図、第5図は従来のCMOSバッファ回路の回路図を示す。

図中において、(3 B)及び(4 4)は第1及

代理人 松隈秀盛

特開平2-290327 (9)

